晶圓(Wafer)
晶圓(Wafer)的生產由砂即(二氧化硅)開始,經由電弧爐的提煉還原成 冶煉級的硅,再經由鹽酸氯化,產生三氯化硅,經蒸餾純化后,透過慢速分解過程,制成棒狀或粒狀的「多晶硅」。一般晶圓制造廠,將多晶硅融解 后,再利用硅晶種慢慢拉出單晶硅晶棒。一支85公分長,重76.6公斤的8吋 硅晶棒,約需2天半時間長成。經研磨、拋光、切片后,即成半導體之原料晶圓片。
光學顯影
光學顯影是在光阻上經過曝光和顯影的程序,把光罩上的圖形轉換到光阻下面的薄膜層或硅晶上。光學顯影主要包含了光阻涂布、烘烤、光罩對準、 曝光和顯影等程序。小尺寸之顯像分辨率,更在 IC 制程的進步上,扮演著最關鍵的角色。由于光學上的需要,此段制程之照明采用偏黃色的可見光。因此俗稱此區為 黃光區。
干式蝕刻技術
在半導體的制程中,蝕刻被用來將某種材質自晶圓表面上移除。干式蝕刻(又稱為電漿蝕刻)是目前最常用的蝕刻方式,其以氣體作為主要的蝕刻媒介,并藉由電漿能量來驅動反應。
電漿對蝕刻制程有物理性與化學性兩方面的影響。首先,電漿會將蝕刻氣體分子分解,產生能夠快速蝕去材料的高活性分子。此外,電漿也會把這些化學成份離子化,使其帶有電荷。
晶圓系置于帶負電的陰極之上,因此當帶正電荷的離子被陰極吸引并加速向陰極方向前進時,會以垂直角度撞擊到晶圓表面。芯片制造商即是運用此特性來獲得絕佳的垂直蝕刻,而后者也是干式蝕刻的重要角色。
基本上,隨著所欲去除的材質與所使用的蝕刻化學物質之不同,蝕刻由下列兩種模式單獨或混會進行:
1. 電漿內部所產生的活性反應離子與自由基在撞擊晶圓表面后,將與某特定成份之表面材質起化學反應而使之氣化。如此即可將表面材質移出晶圓表面,并透過抽氣動作將其排出。
2. 電漿離子可因加速而具有足夠的動能來扯斷薄膜的化學鍵,進而將晶圓表面材質分子一個個的打擊或濺擊(sputtering)出來。
化學氣相沉積技術
化學氣相沉積是制造微電子組件時,被用來沉積出某種薄膜(film)的技術,所沉積出的薄膜可能是介電材料(絕緣體)(dielectrics)、導體、或半導體。在進行化學氣相沉積制程時,包含有被沉積材料之原子的氣體,會被導入受到嚴密控制的制程反應室內。當這些原子在受熱的昌圓表面上起化學反應時,會在晶圓表面產生一層固態薄膜。而此一化學反應通常必須使用單一或多種能量源(例如熱能或無線電頻率功率)。
CVD制程產生的薄膜厚度從低于0.5微米到數微米都有,不過最重要的是其厚度都必須足夠均勻。較為常見的CVD薄膜包括有:
■ 二氣化硅(通常直接稱為氧化層)
■ 氮化硅
■ 多晶硅
■ 耐火金屬與這類金屬之其硅化物
可作為半導體組件絕緣體的二氧化硅薄膜與電漿氮化物介電層(plasmas nitride dielectrics)是目前CVD技術最廣泛的應用。這類薄膜材料可以在芯片內部構成三種主要的介質薄膜:內層介電層(ILD)、內金屬介電層(IMD)、以及保護層。此外、金層化學氣相沉積(包括鎢、鋁、氮化鈦、以及其它金屬等)也是一種熱門的CVD應用。
物理氣相沉積技術
如其名稱所示,物理氣相沉積(Physical Vapor Deposition)主要是一種物理制程而非化學制程。此技術一般使用氬等鈍氣,藉由在高真空中將氬離子加速以撞擊濺鍍靶材后,可將靶材原子一個個濺擊出來,并使被濺擊出來的材質(通常為鋁、鈦或其合金)如雪片般沉積在晶圓表面。制程反應室內部的高溫與高真空環境,可使這些金屬原子結成晶粒,再透過微影圖案化(patterned)與蝕刻,來得到半導體組件所要的導電電路。
解離金屬電漿(IMP)物理氣相沉積技術
解離金屬電漿是最近發展出來的物理氣相沉積技術,它是在目標區與晶圓之間,利用電漿,針對從目標區濺擊出來的金屬原子,在其到達晶圓之前,加以離子化。離子化這些金屬原子的目的是,讓這些原子帶有電價,進而使其行進方向受到控制,讓這些原子得以垂直的方向往晶圓行進,就像電漿蝕刻及化學氣相沉積制程。這樣做可以讓這些金屬原子針對極窄、極深的結構進行溝填,以形成極均勻的表層,尤其是在最底層的部份。
高溫制程
多晶硅(poly)通常用來形容半導體晶體管之部分結構:至于在某些半導體組件上常見的磊晶硅(epi)則是長在均勻的晶圓結晶表面上的一層純硅結晶。多晶硅與磊晶硅兩種薄膜的應用狀況雖然不同,卻都是在類似的制程反應室中經高溫(600℃至1200℃)沉積而得。
即使快速高溫制程(Rapid Thermal Processing, RTP)之工作溫度范圍與多晶硅及磊晶硅制程有部分重疊,其本質差異卻極大。RTP并不用來沈積薄膜,而是用來修正薄膜性質與制程結果。RTP將使晶圓歷經極為短暫且精確控制高溫處理過程,這個過程使晶圓溫度在短短的10至20秒內可自室溫升到1000℃。RTP通常用于回火制程(annealing),負責控制組件內摻質原子之均勻度。此外RTP也可用來硅化金屬,及透過高溫來產生含硅化之化合物與硅化鈦等。最新的發展包括,使用快速高溫制程設備在晶極重要的區域上,精確地沉積氧及氮薄膜。
離子植入技術
離子植入技術可將摻質以離子型態植入半導體組件的特定區域上,以獲得精確的電子特性。這些離子必須先被加速至具有足夠能量與速度,以穿透(植入)薄膜,到達預定的植入深度。離子植入制程可對植入區內的摻質濃度加以精密控制?;旧?,此摻質濃度(劑量)系由離子束電流(離子束內之總離子數)與掃瞄率(晶圓通過離子束之次數)來控制,而離子植入之深度則由離子束能量之大小來決定。
化學機械研磨技術
化學機械研磨技術(Chemical Mechanical Polishing, CMP)兼其有研磨性物質的機械式研磨與酸堿溶液的化學式研磨兩種作用,可以使晶圓表面達到全面性的平坦化,以利后續薄膜沉積之進行。
在CMP制程的硬設備中,研磨頭被用來將晶圓壓在研磨墊上并帶動晶圓旋轉,至于研磨墊則以相反的方向旋轉。在進行研磨時,由研磨顆粒所構成的研漿會被置于晶圓與研磨墊間。影響CMP制程的變量包括有:研磨頭所施的壓力與晶圓的平坦度、晶圓與研磨墊的旋轉速度、研漿與研磨顆粒的化學成份、溫度、以及研磨墊的材質與磨損性等等。
制程監控
在下個制程階段中,半導體商用CD-SEM來量測芯片內次微米電路之微距,以確保制程之正確性。一般而言,只有在微影圖案(photolithographic patterning)與后續之蝕刻制程執行后,才會進行微距的量測。
光罩檢測(Retical Inspection)
光罩是高精密度的石英平板,是用來制作晶圓上電子電路圖像,以利集成電路的制作。光罩必須是完美無缺,才能呈現完整的電路圖像,否則不完整的圖像會被復制到晶圓上。光罩檢測機臺則是結合影像掃描技術與先進的影像處理技術,捕捉圖像上的缺失。當晶圓從一個制程往下個制程進行時,圖案晶圓檢測系統可用來檢測出晶圓上是否有瑕疵包括有微塵粒子、斷線、短路、以及其它各式各樣的問題。此外,對已印有電路圖案的圖案晶圓成品而言,則需要進行深次微米范圍之瑕疵檢測。一般來說,圖案晶圓檢測系統系以白光或雷射光來照射晶圓表面。再由一或多組偵測器接收自晶圓表面繞射出來的光線,并將該影像交由高功能軟件進行底層圖案消除,以辨識并發現瑕疵。
切 割
晶圓經過所有的制程處理及測試后,切割成壹顆顆的IC。舉例來說:以0.2 微米制程技術生產,每片八吋晶圓上可制作近六百顆以上的64M DRAM。
封 裝
制程處理的最后一道手續,通常還包含了打線的過程。以金線連接芯片與導線架的線路,再封裝絕緣的塑料或陶瓷外殼,并測試IC功能是否正常。由于切割與封裝所需技術層面比較不高, 因此常成為一般業者用以介入半導體工業之切入點。
300mm
為協助晶圓制造廠克服300mm晶圓生產的挑戰,應用材料提供了業界最完整的解決方案。不但擁有種類齊全的300mm晶圓制造系統,提供最好的服務與支持組織,還掌握先進制程與制程整合的技術經驗;從降低風險、增加成效,加速量產時程,到協助達成最大生產力,將營運成本減到最低等,以滿足晶圓制造廠所有的需求。
應用材料的300mm全方位解決方案,完整的產品線為:
高溫處理及離子植入設備(Thermal Processes and Implant)
介質化學氣相沉積(DCVD:Dielectric Chemical Vapor Deposition)
金屬沉積(Metal Deposition)
蝕刻(Etch)
化學機械研磨(CMP:Chemical Mechanical Polishing)
檢視與量測(Inspection & Metrology)
制造執行系統(MES:Manufacturing Execution System)
服務與支持(Service & Support)
銅制程技術
在傳統鋁金屬導線無法突破瓶頸之情況下,經過多年的研究發展,銅導線已經開始成為半導體材料的主流,由于銅的電阻值比鋁還小,因此可在較小的面積上承載較大的電流,讓廠商得以生產速度更快、電路更密集,且效能可提升約30-40%的芯片。亦由于銅的抗電子遷移(electro-migration)能力比鋁好,因此可減輕其電移作用,提高芯片的可靠度。在半導體制程設備供貨商中,只有應用材料公司能提供完整的銅制程全方位解決方案與技術,包括薄膜沉積、蝕刻、電化學電鍍及化學機械研磨等。
應用材料公司的銅制程全方位解決方案
在半導體組件中制造銅導線,牽涉不僅是銅的沉積,還需要一系列完整的制程步驟,并加以仔細規劃,以便發揮最大的效能。應用材料公司為發展銅制程相關技術,已與重要客戶合作多年,具有豐富的經驗;此外在半導體制程設備所有供貨商中,也只有應用材料公司能夠提供銅導線結構的完整制程技術,包括薄膜沉積、蝕刻、電化學電鍍及化學機械研磨等。